價補鈍化

“價補（valence mending）”的概念是Kaxiras提出的，旨在解除半導體表面的懸空鍵。對于Si(100)表面，價補是用硫或硒的單原子層實現的。在新生Si(100)表面，每一表面原子占據二個懸空鍵，如圖1(a)所示。這些懸空鍵是表面態的起源，它們釘扎表面費米能級。在金屬/Si界面，費米能級釘扎效應使肖特基勢壘高度與金屬功函數沒什么關系，主要受表面態（或更恰當地說是界面態）的控制。硫或硒的單原子層淀積在Si(100)表面時，它們在二個Si原子間橋接，很好地中止了Si(100)上的懸空鍵，如圖1(b)所示。我們已有論文報道過硫或硒用于Si(100)表面的價補鈍化，然而，對于萬億瓦級光伏應用，硫比硒豐富得多。



電學上，中止Si(100)表面上的懸空鍵使表面態最小化，這一直是巴丁時代以來半導體技術最為精彩的一頁。使表面態最小的重要結果是莫特-肖特基（Mott-Schottky）理論將被更嚴格遵守，即金屬與Si之間的肖特基勢壘高度將主要由金屬功函數與Si電子親和勢決定。在n型價補后的Si(100)表面上淀積低功函數金屬就能實現低肖特基勢壘。我們在有Al 的Se鈍化n型Si(100)表面上展示了創紀錄低的肖特基勢壘。

實驗是在低劑量1015cm-3Sb摻雜n型Si(100)硅片上進行的。鈍化后，在硅片上用電子束蒸發和剝離（lift-off）工藝制作直徑200μm的Al圓點。重要的是，鈍化后的濺射工藝要緩和，因為濺射淀積能破壞鈍化層。圖2說明確定Se鈍化n型Si(100)上Al勢壘高度的激活能測量，以及斜率給出的勢壘高度。取決于偏壓，勢壘高度在0.06-0.10eV間變化，遠遠低于Al/n型Si接觸長期建立的值0.72eV。



創紀錄低的勢壘高度應導致Al和n型Si間極低的接觸電阻。輕摻雜與重摻雜Si的接觸電阻分別由下面二式給出：



任一情況中，接觸電阻是勢壘高度的指數函數。例如，Si中摻雜為1×1019cm-3時，勢壘高度從0.6到0.4 eV適度地減少0.2eV就使接觸電阻降低4個數量級！這就是降低n型Si上肖特基勢壘能大大減少接觸電阻的原因。低接觸電阻對接觸面積有限的指形電極是很重要的。它也能緩解由于Al電阻率較高而造成的指形電極電阻增加。更加重要的是，低接觸電阻能在輕摻雜Si上實現，提供了硅片電池設計更多靈活性。